mirror of https://gitee.com/openkylin/linux.git
arm64: dts: r8a7796: Add placeholders for various devices
Add empty device nodes serving as placeholders for devices that are not yet supported and/or tested on R-Car M3-W, but are supported and used on Salvator-X or H3ULCB boards equipped with an R-Car H3 SoC. Signed-off-by: Geert Uytterhoeven <geert+renesas@glider.be> Signed-off-by: Simon Horman <horms+renesas@verge.net.au>
This commit is contained in:
parent
c79fe41b17
commit
8faafa7188
|
@ -961,6 +961,38 @@ GIC_SPI 431 IRQ_TYPE_LEVEL_HIGH
|
|||
dma-channels = <16>;
|
||||
};
|
||||
|
||||
hsusb: usb@e6590000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
xhci0: usb@ee000000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
ohci0: usb@ee080000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
ehci0: usb@ee080100 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
usb2_phy0: usb-phy@ee080200 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
ohci1: usb@ee0a0000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
ehci1: usb@ee0a0100 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
usb2_phy1: usb-phy@ee0a0200 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
sdhi0: sd@ee100000 {
|
||||
compatible = "renesas,sdhi-r8a7796";
|
||||
reg = <0 0xee100000 0 0x2000>;
|
||||
|
@ -1063,5 +1095,55 @@ sensor3_crit: sensor3-crit {
|
|||
};
|
||||
};
|
||||
};
|
||||
|
||||
rcar_sound: sound@ec500000 {
|
||||
/* placeholder */
|
||||
|
||||
rcar_sound,dvc {
|
||||
dvc0: dvc-0 {
|
||||
};
|
||||
|
||||
dvc1: dvc-1 {
|
||||
};
|
||||
};
|
||||
|
||||
rcar_sound,src {
|
||||
src0: src-0 {
|
||||
};
|
||||
src1: src-1 {
|
||||
};
|
||||
};
|
||||
|
||||
rcar_sound,ssi {
|
||||
ssi0: ssi-0 {
|
||||
};
|
||||
|
||||
ssi1: ssi-1 {
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
pciec0: pcie@fe000000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
pciec1: pcie@ee800000 {
|
||||
/* placeholder */
|
||||
};
|
||||
|
||||
du: display@feb00000 {
|
||||
/* placeholder */
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
du_out_rgb: endpoint {
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
Loading…
Reference in New Issue